چکیده :
دریافت مقاله
با پرداخت الکترونیک
طراحی های پیشنهاد شده در این مقاله براساس تکنولوژی CMOS استاندارد می¬باشد. مزیت عمده طرح پیشنهادی نسبت به طرح¬های دیگر تاخیر انتشار و PDP پایین است که منجر به کاهشEDP نسبت به سایر مدارات مقایسه شده در این مقاله می¬شود. در این مدار SUMبراساس دو تکنیک GDI و TG طراحی شده است، ملاک پیچیدگی منطقی در هر دو طرح در نظر گرفته شده است. مشکل ماکزیمم سوئینگ خروجی در طرح اول توسط طرح پیشنهادی دوم رفع شده است، اما به بهای رسیدن به سوئینگ خروجی عالی، تاخیرانتشار و در نتیجهPDP مدار بالا میرود که این افزایش مطلوب ما نیست.شبیه سازی این مدارات توسط نرم افزار HSPICEدر تکنولوژی 0/18um انجام گرفته است. نتایج مدار پیشنهادی ما با دیگر طراحی ها مقایسه شده که بهبود چشم گیری را مشاهده می شود.
کلید واژگان :تاخیر انتشار-TG–GDI–PDP
ارزش ریالی : 300000 ریال
با پرداخت الکترونیک